(19)日本図特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-368185 (P2002-368185A)

(43)公開日 平成14年12月20日(2002.12.20)

(51) Int.Cl.7

識別記号

FI

テーマコード(参考)

HO1L 25/065 25/07

25/18

H01L 25/08

Z

審査請求 未請求 請求項の数6 OL (全 20 頁)

(21)出願番号

特頭2001-167185(P2001-167185)

(22)出願日

平成13年6月1日(2001.6.1)

(71)出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72) 発明者 尾山 勝彦

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン

夕一内

(72)発明者 遠藤 光芳

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセン

夕一内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)


最終頁に続く


(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】安価で容易に製造できる多層構造からなる半導 体装置を提供する。

【解決手段】同一パターンのチップ接続用配線4が形成 された第1~第4のPTP基板5a~5dの上に、DR AMチップ3a~3dを、フリップ・チップ法などを用 いて搭載する。チップ搭載済みの各PTP基板5a~5 dと、互いに異なるパターンの層間接続用配線6が形成 された第1~第4の各1 V H基板7a~7 dとを、それ らの厚さ方向に沿って交互に積層する。それら積層済み の各PTP基板5a~5dおよび各IVH基板7a~7 dを、その積層方向両側から表面基板22と、電源グラ ンド基板23およびボール・レイヤー基板24とを用い て挟み、各基板に付されている位置合わせ用の印が積層 方向において一致するように重ね合わせる。その後、そ れら重ね合わせ済みの各基板を、積層方向に沿って圧着 することにより、DRAMモジュール1を製造する。





【特許請求の範囲】

【請求項1】所定の信号用端子を有する半導体チップ

この半導体チップがそれぞれ1個ずつ以上搭載されると ともに、該搭載された各半導体チップの前記信号用端子 に電気的に接続されるチップ接続用配線が形成されてお り、かつ、厚さ方向に沿って2層以上に積層される複数 枚のチップ搭載基板と、

これら複数枚のチップ搭載基板の層間に挟持されて配置 されるとともに、隣接する前記チップ搭載基板の前記チ 10 記載の半導体装置。 ップ接続用配線に電気的に接続される層間接続用配線が 形成されている中間基板と、

を具備し、前記チップ接続用配線は、複数枚の前記チッ ブ搭載基板について実質的に同一パターンに形成されて いるとともに、前記層間接続用配線は、複数枚の前記チ ップ搭載基板にそれぞれ搭載された前記半導体チップ間 における信号用端子同士の電気的な接続状態、または所 定の外部端子へ電気的に接続されている外部端子接続用 配線と前記信号用端子との電気的な接続状態を、切り換 体装置。

【請求項2】所定の信号用端子を有する半導体チップ Ł.

この半導体チップがそれぞれ1個ずつ以上搭載されると ともに、厚さ方向に沿って2層以上に積層される複数枚 のチップ搭載基材と、

これら各チップ搭載基材にそれらの厚さ方向に貫通して 設けられる複数個のチップ接続用ヴィア端子と、

前記各チップ搭載基材に形成され、前記各チップ搭載基 材に搭載された前記半導体チップの前記信号用端子に電 30 搭載基板104を1枚ないし複数枚(との説明において 気的に接続されるチップ接続用配線と、

前記各チップ搭載基材の積層方向に沿って、前記各チッ ブ搭載基材と交互に配置される複数枚の中間基材と、

これら各中間基材をそれらの厚さ方向に貫通して設けら れて、一方の側に隣接する前記チップ搭載基材の前記チ ップ接続用配線に電気的に接続される層間接続用ヴィア 端子と.

この層間接続用ヴィア端子と、他方の側に隣接する前記 チップ搭載基材の所定のチップ接続用ヴィア端子とを電 記各中間基材に形成された層間接続用配線と、

を具備することを特徴とする半導体装置。

【請求項3】前記チップ接続用ヴィア端子および前記チ ップ接続用配線は、複数枚の前記各チップ搭載基材につ いて実質的に同一パターンに形成されていることを特徴 とする請求項2に記載の半導体装置。

【請求項4】前記中間基材をその厚さ方向に貫通して設 けられて、複数枚の前記チップ搭載基材に設けられた複 数個の前記チップ接続用ヴィア端子の対応するもの同士 を厚さ方向に電気的に接続する層間接続用ヴィア端子を 50 データ量を増大させることにより、マルチ・チップ・パ

さらに具備することを特徴とする請求項2または3に記 載の半導体装置。

【請求項5】前記各半導体チップは、メモリ・チップで あることを特徴とする請求項1~4のうちのいずれか1 項に記載の半導体装置。

【請求項6】前記層間接続用配線は、各メモリ・チップ が有している各信号用端子のうちのデータ用端子を、互 いに独立して複数の外部端子接続用配線に電気的に接続 するように形成されていることを特徴とする請求項5に

【発明の詳細な説明】

 $\{0001\}$

【発明の属する技術分野】本発明は、半導体チップとし て、例えばメモリ・チップが複数個積層された多層構造 の半導体装置に関し、特に積層半導体パッケージの配線 デザインに関する。

[0002]

【従来の技術】半導体チップが多層に積層された構造か らなる半導体装置の中には、例えば図13に示すような え可能にパターン形成されていることを特徴とする半導 20 積層半導体パッケージ (マルチ・チップ・パッケージ) 101がある。このマルチ・チップ・バッケージ101 は、半導体チップとして、例えばメモリ・チップ105 が複数個積層されて構成されている。

> 【0003】 このマルチ・チップ・パッケージ101の 製造工程の概略を具体的に説明すると、まずチップ搭載 基板104の上にメモリ・チップ105を1個ないし複 数個(この説明においては1個とする。)、フリップチ ップ法などを用いて搭載する。次に、1枚の中間基板1 03の上に、メモリ・チップ105が搭載されたチップ は複数枚とする。)積層して1個のシステム・ブロック 102を構成する。最後に、このシステム・ブロック1 02を複数個用いて多層に積層(この説明においては4 個用いて4層に積層する。) した後、これをバッケージ ングして1個のモジュールとして形成することによりマ ルチ・チップ・バッケージ101は製造される。

[0004]

【発明が解決しようとする課題】一般に、各システム・ ブロック102に用いられる中間基板103には、図示 気的に接続するように、各層ごとに所定のパターンで前 40 しない同一パターンのヴィアあるいは配線がそれぞれ形 成される。これにより、チップ搭載基板104に搭載さ れた複数個のメモリ・チップ105は、各システム・ブ ロック102どとに一単位としてまとめられたうえでモ ジュール化される。

> 【0005】このように、複数個のメモリ・チップ10 5が、多層に積層される各システム・ブロック102ご とにまとめられた後モジュール化されるマルチ・チップ ・パッケージ101において、例えば各システム・ブロ ック102どとに互いに独立に記憶させることができる

ッケージ101全体に記憶させることができるデータ量を増大させるとする。この場合、各システム・ブロック102が備えている各メモリ・チップ105が有している図示しない複数本のデータ・ピンを、各システム・ブロック102ごとに個別に図示しない外部接続端子(バンプ)まで引き出す必要がある。

【0006】前述したように、各システム・ブロック102が備えている各中間基板103に形成されるヴィアあるいは配線のパターンはすべて同一である。したがって、前述した方法でマルチ・チップ・パッケージ101全体に記憶させることができるデータ量を増大させるためには、各メモリ・チップ105が有している図示しないパッドから、各チップ搭載基板104をそれらの厚さ方向に沿って貫通して形成されている図示しないチップ接続用ヴィア(Via)端子までの間を電気的に接続する図示しないチップ接続用配線の配線パターンを、各層の各チップ搭載基板104ごとに別々に形成しなければならなかった。

【0007】以下、図14(a)~(d)を参照しつつ、各層のメモリ・チップ105が有しているデータ・ピン106と、各層のチップ搭載基板104a~104 dに形成されている第1~第4の4個のチップ接続用ヴィア端子107a~107d、および各層の中間基板103a~103dに形成されている第1~第4の4個の層間接続用ヴィア端子108a~108dとを、それぞれ電気的に接続する配線パターンを簡潔に説明する。

【0008】図14(a)~(d)は、それぞれ第1層~第4層の各システム・ブロック102a~102dを示すものである。また、図14(a)~(d)において、内側の二点鎖線はそれぞれ第1層~第4層の各チップ搭載基板104a~104dを示し、外側の二点鎖線はそれぞれ第1層~第4層の各中間基板103a~103dを示すものとする。

【0009】各チップ搭載基板104a~104dに は、それらを厚さ方向に貫通して設けられているととも に、各層のメモリ・チップ105が有している各データ ・ピン106の1本どとに、それらに選択的に電気的に 接続される第1~第4の4個のチップ接続用ヴィア端子 107a~107dが、各層のメモリ・チップ105の 搭載位置に対してそれぞれ所定の位置に設けられてい る。同様に、各中間基板103a~103dには、それ らを厚さ方向に貫通して設けられているとともに、各層 のメモリ・チップ105が有しているデータ・ピン10 6の1本でとに、それらに選択的に電気的に接続される 第1~第4の4個の層間接続用ヴィア端子108 a~1 08 dが、それぞれ所定の位置に設けられている。とれ ら第1~第4の各層間接続用ヴィア端子108a~10 8 dは、それぞれ第1~第4の各チップ接続用ヴィア端 子107a~107dに1対1で対応して電気的に接続 されるように設けられている。

【0010】具体的には、第1~第4の各層間接続用ヴ ィア端子108a~108dは、それぞれ第1~第4の 各チップ接続用ヴィア端子107a~107dに、各シ ステム・ブロック102a~102dの積層方向に沿っ て連続して接続されるように設けられている。これによ り、各層間接続用ヴィア端子108a~108dは、各 チップ接続用ヴィア端子107a~107dを介して、 各データ・ピン106ごとに個別に電気的に接続され る。ただし、図14(a)~(d)において、各チップ 接続用ヴィア端子107a~107dと、各層間接続用 ヴィア端子108a~108dとは、それらの間の配線 状態が容易に理解できるように、互いにずらして図示し てある。それとともに、図14(a)~(d)におい て、各チップ接続用ヴィア端子107a~107dと、 各層間接続用ヴィア端子108a~108dとの電気的 な接続は、それぞれ破線で示すものとする。

【0011】また、実際には、各チップ接続用ヴィア端子107a~107d、および各層間接続用ヴィア端子108a~108dは、各層のメモリ・チップ105が20 有しているすべてのデータ・ピン106の1本ごとにそれぞれ4個ずつ設けられている。しかし、前述した配線状態の理解のためには、1本のデータ・ピン106に対する各チップ接続用ヴィア端子107a~107d、および各層間接続用ヴィア端子108a~108dの電気的な接続状態を説明すれば足りる。したがって、各チップ接続用ヴィア端子107a~107d、および各層間接続用ヴィア端子108a~108dはそれぞれ4個ずつだけ図示し、他は図示を省略してある。

【0012】前述したように、各層のメモリ・チップ1 05が有している複数本のデータ・ピン106は、それ ぞれ互いに独立に外部端子まで引き出す必要がある。と とろが各中間基板103a~103dに形成されている ヴィアあるいは配線は全て同一のパターンに形成されて いる。したがって、各層のメモリ・チップ105が有し ている複数本のデータ・ピン106のうち、同一のアド レスで管理されているデータの入出力が行われるデータ ·ピン106aは、図14(a)~(d) に示すよう に、各層でとにそれぞれ異なるチップ接続用ヴィア端子 107a~107dに電気的に接続される必要がある。 【 0 0 1 3 】 このため、第 1 層チップ搭載基板 1 0 4 a においては、図14(a)中実線で示すように、データ ・ピン106aが第1チップ接続用ヴィア端子107a に電気的に接続されるように、第1チップ接続用配線1 09aが形成されている。また、第2層のチップ搭載基 板104bにおいては、図14(b)中実線で示すよう に、データ・ピン106aが第2チップ接続用ヴィア端 子107 b に電気的に接続されるように、第2チップ接 統用配線109bが形成されている。また、第3層のチ ップ搭載基板104cにおいては、図14(c)中実線 50 で示すように、データ・ピン106aが第3チップ接続

用ヴィア端子107cに電気的に接続されるように、第 3チップ接続用配線109cが形成されている。さら に、第4層のチップ搭載基板104位においては、図1 4 (d) 中実線で示すように、データ・ピン106aが 第4 チップ接続用ヴィア端子107 d に電気的に接続さ れるように、第4チップ接続用配線109 dが形成され ている。

【0014】以上説明したように、メモリ・チップ10 5がそれぞれ1個ずつ搭載されているとともに、互いに a~104dを、同一のヴィアあるいは配線パターンが 形成された4枚の中間基板103a~103dの上に、 それぞれ複数枚ずつ搭載して第1~第4層の各システム ・プロック102a~102dを構成する。このような 構成により、前述したように、各システム・ブロック1 02a~102dごとに互いに独立に記憶させるデータ 量を増大させることができる。ひいては、マルチ・チッ プ・パッケージ101全体に記憶させるデータ量を増大 させることができる。

ッケージ101においては、各チップ搭載基板1048 ~104 dのチップ接続用配線が、各層でとに別々の配 線パターンに形成されている。この場合、マルチ・チッ プ・パッケージ101の組み立てプロセスにおいて、各 チップ搭載基板104a~104dを各層ごとに個別に 管理などする必要があった。このため、マルチ・チップ ・パッケージ101は、1個当たりの単価が高く、ま た、その製造工程も複雑になりがちなため、生産効率を 向上させ難かった。すなわち、以上説明した従来構造か らなるマルチ・チップ・パッケージ101はコストアッ 30 プし易く、ひいてはその生産効率の低下につながってい

【0016】その理由の一つを具体的かつ簡潔に説明す る。図13において、第1~第4層の各システム・ブロ ック102a~102dの第1~第4の各中間基板10 3a~103dの上に、メモリ・チップ105がそれぞ れ1個ずつ搭載された第1~第4の各チップ搭載基板1 04a~104dを、それぞれ例えば200枚ずつ設け るとする。この場合、1個のマルチ・チップ・パッケー ジ101を製造するに際して、互いに異なる配線パター 40 ンが形成されたチップ搭載基板104a~104dをそ れぞれ200枚ずつ、各層間で互いに混じり合わないよ うに管理しつつ、同一のヴィアあるいは配線パターンが 形成された4枚の中間基板103a~103dの上に、 各層でとに分類して搭載しなければならない。これら合 計800枚の第1~第4のチップ搭載基板104a~1 04 dの搭載作業を行う際に、各層間において互いに1 枚ずつ、合計2枚のチップ搭載基板104a~104d を搭載し間違えただけで、マルチ・チップ・バッケージ

のマルチ・チップ・バッケージ101は不良品となって しまう。

【0017】実際のマルチ・チップ・バッケージ101 の製造工程において、大量生産されるマルチ・チップ・ パッケージ101の全てについて、それぞれに搭載され る合計800枚のチップ搭載基板104a~104dう ちの2枚の搭載間違いすら起こらないように管理するた めに、作業員の人手や管理システム装置などを万全の体 制に整えるのは極めて困難である。また、そのような方 異なる配線バターンが形成されたチップ搭載基板104 10 法は、設備費や人件費の増大に繋がるため、昨今の半導 体業界における半導体装置の価格競争において極めて不 利となる。

> 【0018】よって本発明の目的は、安価で容易に製造 できる多層構造からなる半導体装置を提供することにあ

[0019]

【課題を解決するための手段】前記課題を解決するため に、本発明に係る半導体装置は、所定の信号用端子を有 する半導体チップと、この半導体チップがそれぞれ1個 【0015】前述した構成からなるマルチ・チップ・パ 20 ずつ以上搭載されるとともに、該搭載された各半導体チ ップの前記信号用端子に電気的に接続されるチップ接続 用配線が形成されており、かつ、厚さ方向に沿って2層 以上に積層される複数枚のチップ搭載基板と、これら複 数枚のチップ搭載基板の層間に挟持されて配置されると ともに、隣接する前記チップ搭載基板の前記チップ接続 用配線に電気的に接続される層間接続用配線が形成され ている中間基板と、を具備し、前記チップ接続用配線 は、複数枚の前記チップ搭載基板について実質的に同一 パターンに形成されているとともに、前記層間接続用配 線は、複数枚の前記チップ搭載基板にそれぞれ搭載され た前記半導体チップ間における信号用端子同士の電気的 な接続状態、または所定の外部端子へ電気的に接続され ている外部端子接続用配線と前記信号用端子との電気的 な接続状態を、切り換え可能にパターン形成されている ことを特徴とするものである。

> 【0020】との半導体装置においては、中間基板に形 成されている層間接続用配線によって、各半導体チップ の各信号用端子同士の電気的な接続状態あるいは非接続 状態、または各信号用端子とそれぞれ複数個の外部端子 へ電気的に接続されている外部端子接続用配線との電気 的な接続状態あるいは非接続状態を、各層の各チップ搭 載基板に搭載された各半導体チップごとに選択的に切り 換え可能となっている。これにより、各チップ搭載基板 に形成されているチップ接続用配線の配線パターンを同 一化できる。

【0021】また、前記課題を解決するために、本発明 に係る半導体装置は、所定の信号用端子を有する半導体 チップと、この半導体チップがそれぞれ1個ずつ以上搭 載されるとともに、厚さ方向に沿って2層以上に積層さ 101全体は正常な動作ができなくなる。すなわち、そ 50 れる複数枚のチップ搭載基材と、これら各チップ搭載基

に係る半導体装置を、図1~図12に基づいて説明す る。

材にそれらの厚さ方向に貫通して設けられる複数個のチ ップ接続用ヴィア端子と、前記各チップ搭載基材に形成 され、前記各チップ搭載基材に搭載された前記半導体チ ップの前記信号用端子に電気的に接続されるチップ接続 用配線と、前記各チップ搭載基材の積層方向に沿って、 前記各チップ搭載基材と交互に配置される複数枚の中間 基材と、これら各中間基材をそれらの厚さ方向に貫通し て設けられて、一方の側に隣接する前記チップ搭載基材 の前記チップ接続用配線に電気的に接続される層間接続 側に隣接する前記チップ搭載基材の所定のチップ接続用 ヴィア端子とを電気的に接続するように、各層ごとに所 定のパターンで前記各中間基材に形成された層間接続用 配線と、を具備することを特徴とするものである。

【0022】この半導体装置においては、層間接続用配 線が、チップ接続用ヴィア端子と所定の層間接続用ヴィ ア端子とを電気的に接続するように、前記各層ごとに所 定のバターンで前記各中間基材に形成されている。これ により、各チップ搭載基材に搭載された各半導体チップ の各信号用端子を、各層ごとに所定の経路で電気的に接 20 続できるように、選択して切り換えることができる。し たがって、各チップ搭載基材に形成されているチップ接 続用配線の配線パターンの種類を低減させたり、あるい は同一化させたりできる。

【0023】また、本発明に係る半導体装置を実施する にあたり、その構成の一部を、以下に述べるような設定 としても構わない。

【0024】前記チップ接続用ヴィア端子および前記チ ップ接続用配線は、複数枚の前記各チップ搭載基材につ いて実質的に同一パターンに形成されている。

【0025】前記中間基材をその厚さ方向に貫通して設 けられて、複数枚の前記チップ搭載基材に設けられた複 数個の前記チップ接続用ヴィア端子の対応するもの同士 を厚さ方向に電気的に接続する層間接続用ヴィア端子を さらに具備する。

【0026】前記各半導体チップは、メモリ・チップで

【0027】前記層間接続用配線は、各メモリ・チップ が有している各信号用端子のうちのデータ用端子を、互 いに独立して複数の外部端子接続用配線に電気的に接続 40 するように形成されている。

【0028】本発明に係る半導体装置を実施するにあた り、その構成の一部を、以上述べたような各種設定とす ることにより、所望する半導体装置の性能などに合わせ て、複数個の半導体チップ全体の組み合わせや構成など を、より適正な状態に設定できる。とれにより、半導体 装置をより無駄のない内部構造(内部構成)に設計して 製造することができる。

[0029]

【発明の実施の形態】以下、本発明の一つの実施の形態 50 の説明において、特別の断りがない限り、チップ搭載基

【0030】本実施形態の半導体装置1は、所定の信号 用端子2を有する半導体チップ3と、この半導体チップ 3がそれぞれ1個ずつ以上搭載されるとともに、搭載さ れた各半導体チップ3の信号用端子2に電気的に接続さ れるチップ接続用配線4が形成されており、かつ、厚さ 方向に沿って2層以上に積層される複数枚のチップ搭載 基板5と、これら複数枚のチップ搭載基板5の層間に挟 用ヴィア端子と、この層間接続用ヴィア端子と、他方の 10 持されて配置されるとともに、隣接するチップ搭載基板 5のチップ接続用配線4に電気的に接続される層間接続 用配線6が形成されている中間基板7と、を具備し、チ ップ接続用配線4は、複数枚のチップ搭載基板5につい て実質的に同一パターンに形成されているとともに、層 間接続用配線6は、複数枚のチップ搭載基板5にそれぞ れ搭載された半導体チップ3間における信号用端子2同 士の電気的な接続状態、または所定の外部端子8へ電気 的に接続されている外部端子接続用配線9と信号用端子 2との電気的な接続状態を、切り換え可能にバターン形 成されていることを前提とするものである。

> 【0031】とのような半導体装置1を、その構成的な 特徴を詳しく列挙すると、所定の信号用端子2を有する 半導体チップ3と、この半導体チップ3がそれぞれ1個 ずつ以上搭載されるとともに、厚さ方向に沿って2層以 上に積層される複数枚のチップ搭載基材5と、とれら各 チップ搭載基材5にそれらの厚さ方向に貫通して設けら れる複数個のチップ接続用ヴィア端子10と、各チップ 搭載基材5に形成され、各チップ搭載基材5に搭載され た半導体チップ3の信号用端子2に電気的に接続される チップ接続用配線4と、各チップ搭載基材5の積層方向 30 に沿って、各チップ搭載基材5と交互に配置される複数 枚の中間基材7と、これら各中間基材7をそれらの厚さ 方向に貫通して設けられて、一方の側に隣接するチップ 搭載基材5のチップ接続用配線4 に電気的に接続される 層間接続用ヴィア端子11と、この層間接続用ヴィア端 子11と、他方の側に隣接するチップ搭載基材5の所定 のチップ接続用ヴィア端子10とを電気的に接続するよ うに、各層ごとに所定のパターンで各中間基材7に形成 された層間接続用配線6と、を具備することを特徴とす る半導体装置1と表現できる。

【0032】以上、本実施形態の半導体装置 1 につい て、その特徴を簡潔に2通りの方法で説明した。それら の説明文中において、チップ搭載基板およびチップ搭載 基材には同じ符号5が付してある。これらチップ搭載基 板とチップ搭載基材との関係は、チップ搭載基板は、チ ップ搭載基材と、これに設けられているチップ接続用配 線4 および各チップ接続用ヴィア端子10とを、すべて 含めたものを指すが、実質的にはチップ搭載基材そのも のを指し示すと考えて差し支えない。したがって、以下 材に符号5を付して、このチップ搭載基材5を用いて説明するものとする。

【0033】また、中間基板および中間基材には同じ符号7が付してある。これら中間基板と中間基材との関係は、中間基板は、中間基材と、これに設けられている層間接続用配線6および各層間接続用ヴィア端子11とを、すべて含めたものを指すが、実質的には中間基材そのものを指し示すと考えて差し支えない。したがって、以下の説明において、特別の断りがない限り、中間基材に符号7を付して、この中間基材7を用いて説明するも 10のとする。

【0034】また、本実施形態の半導体装置1においては、次に述べる特徴を備えるものとする。チップ接続用ヴィア端子およびチップ接続用配線は、複数枚の各チップ搭載基材について実質的に同一パターンに形成されている。中間基材をその厚さ方向に貫通して設けられて、複数枚のチップ搭載基材に設けられた複数個のチップ接続用ヴィア端子の対応するもの同士を厚さ方向に電気的に接続する層間接続用ヴィア端子をさらに具備する。各半導体チップは、メモリ・チップである。層間接続用配 20線は、各メモリ・チップが有している各信号用端子のうちのデータ用端子を、互いに独立して複数の外部端子接続用配線に電気的に接続するように形成されている。

【0035】以上述べたような特徴を備えた半導体装置 1全体の説明をするのに先立って、図10を参照しつ つ、半導体装置1が具備する複数個のメモリ・チップ3 の個々の特徴と、それらを組み合わせて構成されたマル チ・チップ・パッケージ(マルチ・メモリ・チップ・パッケージ)12の特徴について簡潔に説明する。

【0036】本実施形態のマルチ・チップ・バッケーシ 3012には、メモリ・チップとして、例えばそれぞれ256Mビットの容量を有するDRAMチップ3を4個用いるものとする。これら各DRAMチップ3を以下の説明において、図10に示すように、それぞれM1チップ3a、M2チップ3b、M3チップ3c、M4チップ3dと称することとする。これらM1~M4の各チップ3a~3dは、後述するように、半導体装置1の第1層~第4層にそれぞれ1個ずつ配設される。

【0037】また、M1~M4の各チップ3a~3dには、データ用端子2aがそれぞれ16本ずつ設けられて40いる。M1チップ3aに設けられている16本のデータ用端子2aには、それぞれDQ0~DQ15までの端子が予め1つずつ割り当てられている。同様に、M2チップ3bに設けられている16本のデータ用端子2aには、それぞれDQ16~DQ31までの端子が予め1つずつ割り当てられている。M3チップ3cに設けられている16本のデータ用端子2aには、それぞれDQ32~DQ47までの端子が予め1つずつ割り当てられている。M4チップ3dに設けられている16本のデータ用端子2aには、それぞれDQ48~DQ63までの端子50

が予め1つずつ割り当てられている。すなわち、M1~M4の各チップ3a~3dは、半導体業界で一般に用いられている呼称方法によると、それぞれ(256M×16)と表記されるものである。本実施形態の半導体装置1においては、M1~M4の各チップ3a~3dが有している合計64本のデータ用端子2aは、DQ0~DQ63の端子を介して全て互いに独立に外部端子(バンプ)8(図10において図示せず。)に電気的に接続される設定となっている。

【0038】また、M1~M4の各チップ3a~3dに は、それらの動作を制御するための信号用端子2がそれ ぞれ複数本(複数種類)設けられている。具体的には、 M1~M4の各チップ3a~3dには、それらの読み書 き動作を制御する信号が入力されるチップ・セレクト・ ピン (CSピン) 2 b、各チップ3 a ~ 3 d のうちの所 定のチップ同士の動作状態を同期させる信号が入力され るクロック・イネーブル・ピン (CKEピン) 2 c、各 チップ3a~3dにクロック信号を入力するためのクロ ック・ピン (CLKピン) 2d、各チップ3a~3dの 読み書き動作を開始する際に図示しないCPUなどから ダウンエッジの信号が入力されるロウ・アドレス・スト ローブ・ピン (RASピン) 2e、RASピン2eに入 力されるダウンエッジの信号よりも僅かに遅れたダウン エッジの信号が入力されるカラム・アドレス・ストロー ブ・ピン (CASピン) 2 f、各チップ3 a ~ 3 dの読 み書き動作を切り換える信号が入力されるライト・イネ ーブル・ピン(WEピン)2gなどがそれぞれ1本ずつ 設けられている。

【0039】それら各ピン2h~2gのうち、CSピン 2 b は、図10に示すように、M1チップ3aおよびM 2チップ3bと、M3チップ3cおよびM4チップ3d との2組ずつに分けられてまとめられて、それぞれCS 1端子13a、およびCS2端子13bを介して外部端 子8に電気的に接続される設定となっている。同様に、 CKEピン2cも、M1チップ3aおよびM2チップ3 bと、M3チップ3cおよびM4チップ3dとの2組ず つに分けられてまとめられて、それぞれCKE1端子1 4a、およびCKE2端子14bを介して外部端子8に 電気的に接続される設定となっている。また、CLKピ ン2dは、M1~M4の各チップ3a~3dの全てのC LKピン2dが1本にまとめられて、CLKO端子15 を介して外部端子8に電気的に接続される設定となって いる。さちに、RASピン2e、CASピン2f、およ びWEピン2gは、M1~M4の各チップ3a~3dの 全てのRASピン2e、CASピン2f、およびWEピ ン2gが各種類でとに1本にまとめられて、それぞれR AS端子16、CAS端子17、およびWE端子18を 介して外部端子8に電気的に接続される設定となってい

【0040】さらに、M1~M4の各チップ3a~3d

には、それぞれ複数本のアドレス用端子2 hが設けられている。それら各アドレス用端子2 hは、図10に示すように、M1~M4の全てのチップ3 a~3 dで一つにまとめられて外部端子8に電気的に接続される設定となっている。

【0041】以上説明した設定からなる、それぞれが (256M×16) と表記されるM1~M4の各チップ 3a~3dは、M1チップ3aおよびM2チップ3b で、(256M×32)と表記される1つのDRAMチ ップ3として動作する。同様に、M3チップ3c および 1.0 M4チップ3dで、(256M×32)と表記される1 つのDRAMチップ3として動作する。したがって、M 1~M4の各チップ3a~3dから構成される半導体装 置1のマルチ・チップ・パッケージ12は、(256M ×32)×2、すなわち(512M×32)と表記され るDRAMチップ3を2個組み合わせた設定となってい る。また、このマルチ・チップ・パッケージ12は、C S1端子13aおよびCS2端子13b、ならびにCK E1端子14aおよびCKE2端子14bのそれぞれに 入力される信号を適宜切り換え可能に設定されている。 したがって、CS1端子13aおよびCS2端子13 b、ならびにCKE1端子14aおよびCKE2端子1 4 b のそれぞれに、互いに独立に所定の状態の信号を入 力することにより、Mlチップ3aおよびM2チップ3 bからなる(512M×32)と表記されるDRAMチ ップ3と、M3チップ3cおよびM4チップ3dからな る(512M×32)と表記されるDRAMチップ3と を同時に動作させたり、あるいは一方だけを動作させた り、またあるいは両方の動作を停止させたりできる。

【0042】また、このマルチ・チップ・バッケージ12は、例えばCS1端子13aとCS2端子13bとを電気的に接続すると、バッケージ12全体で(1G×64)と表記される1つのDRAMチップ3として動作することが可能な構成となっている。

【0043】次に、以上説明したM1~M4の4個のDRAMチップ3a~3dから構成されるマルチ・チップ・バッケージ12が、前述した設定で備えられている本実施形態の半導体装置1を、図1~図12を参照しつつ説明する。

【0044】この半導体装置 I は、図 I (a) および(b) に示すように、M I ~M 4 の 4 個の D R A M チップ3 a~3 dが 4 層に積層された多層構造の半導体装置であり、一般に積層半導体パッケージと呼ばれるものの中でも、マルチ・チップ・パッケージと称されるものである。さらに具体的には、この半導体装置 I が具備している半導体チップ 3 が D R A M チップであることから、この半導体装置 1 は D R A M モジュール I とも称される。なお、図 2~図 9 において、外側の二点鎖線で示されている部分が、このマルチ・チップ・パッケージの外形 2 0 を表す部分である。

12

【0045】前記多層構造を構成するために、このDR AMモジュール1は、M1~M4の4個のDRAMチッ プ3 a ~ 3 dがそれぞれ1個ずつ以上搭載されるととも に、厚さ方向に沿って2層以上に積層される複数枚のチ ップ搭載基材5を具備している。本実施形態において は、チップ搭載基材(実装基板)としてのPTP(Pape r Thin Package) 基板5は、4層に積層されるように4 枚用いられるとともに、それら各PTP基板5には、M 1~M4の4個のDRAMチップ3a~3dがそれぞれ 1個ずつ搭載(実装)される。以下の説明において、第 1層~第4層の各層に配置される各PTP基板5を、そ れぞれ第1~第4のPTP基板5a~5dと称すること とする。第1層に配置される第1PTP基板5aには、 M1チップ3aが搭載される。以下、同様に、第2層に 配置される第2PTP基板5bには、M2チップ3bが 搭載される。第3層に配置される第3PTP基板5cに は、M3チップ3cが搭載される。第4層に配置される 第4PTP基板5dには、M4チップ3dが搭載され る。M1~M4の各DRAMチップ3a~3dは、それ 20 ぞれ第1~第4の各PTP基板5a~5dに対して、図 2中内側の二点鎖線で示されているチップ搭載領域19 にフリップ・チップ法などによって搭載される。

【0046】 これら4枚の第1~第4のPTP基板5a ~5 dのそれぞれの一端面としての主面上には、図2に 示すように、これら各PTP基板5a~5dに搭載され るM1~M4の各DRAMチップ3a~3dの各信号用 端子2に電気的に接続される複数本のチップ接続用配線 4が、すべて同一の配線パターンで形成されている。そ れとともに、各PTP基板5a~5dには、それらを厚 さ方向に貫通して設けられて、各PTP基板5a~5d に搭載された各DRAMチップ3a~3dの各信号用端 子2 に個別に電気的に接続される複数個のチップ接続用 ヴィア端子10が形成されている。各チップ接続用ヴィ ア端子10と各DRAMチップ3a~3dの各信号用端 子2とは、各チップ接続用配線4を介して電気的に接続 される。ただし、チップ接続用ヴィア端子10の中に は、チップ搭載基材5を厚さ方向に貫通するヴィアを備 えていないものも形成されている。図中、このように、 ヴィアを備えておらず、ヴィア・ランドのみが形成され 40 たチップ接続用ヴィア端子10は白抜き一重丸で、ヴィ アを備えたチップ接続用ヴィア端子10は白抜き二重丸 で、それぞれ示すものとする。これら各チップ接続用ヴ ィア端子10は、それぞれ各PTP基板5a~5dの伺 じ所定の位置に、同じ所定の個数ずつ形成されている。 したがって、本実施形態においては、第1~第4のPT P基板5a~5dは、すべて同じ構造である。

【0047】本実施形態においては、例えば第1PTP 基板5aには、M1チップ3aが有しているDQ0~D Q15までの16本のデータ用端子(データ用ピン)2 30 aのそれぞれに対して、チップ接続用ヴィア端子10が

14

4個ずつ設けられている。また、M1チップ3aが有している1本のCSピン2hに対して、3個のチップ接続用ヴィア端子10が設けられている。また、M1チップ3aが有している1本のCKEピン2cに対して、3個のチップ接続用ヴィア端子10が設けられている。さらに、M1チップ3aが有している1本のCLKピン2dに対して、1個のチップ接続用ヴィア端子10が設けられている。

【0048】これら各データ用端子2a、CSピン2 b、CKEピン2c、およびCLKピン2dは、それぞ 10 れ後述する所定のチップ接続用配線4を介して、所定の チップ接続用ヴィア端子10に電気的に接続される。ま た、第1~第4の各PTP基板5a~5dには、チップ 接続用配線4とはチップ搭載基材5上で電気的に接続さ れておらず、外部端子接続用配線9と厚さ方向に沿って 電気的に接続されるチップ接続用ヴィア端子10も多数 形成されている。これらチップ接続用ヴィア端子10の うち、後述するように、設計段階において予め決められ ている、M1~M4の各DRAMチップ3a~3dの各 信号用端子2と、これらが電気的に接続される外部端子 接続用配線9との厚さ方向に沿った通電経路に割り当て られたチップ接続用ヴィア端子10が、各PTP基板5 a~5dの基板本体(チップ搭載基材5)をその厚さ方 向に貫通して設けられている。

【0049】第1PTP基板5aにおいては、チップ接 続用ヴィア端子 10が、16本のデータ用端子 (データ 用ピン)2aに対して、それぞれ4個ずつ設けられてい る。これに対して、1本CSピン2bおよび1本CKE ピン2 c に対しては、チップ接続用ヴィア端子10が、 それぞれ3個ずつしか設けられていない。また、1本C LKピン2dに対しては、チップ接続用ヴィア端子10 が1個しか設けられていない。これは前述したメモリ構 成の設定によるものである。16本のデータ用端子(デ ータ用ピン) 2aは、すべて互いに独立に外部端子8に 接続する必要があるため、それらが電気的に接続されな いように、第1~第4の各層において電気的経路を切り 換える必要がある。 とのためには、16本のデータ用端 子(データ用ピン)2aに対して、チップ接続用ヴィア 端子10をそれぞれ4個ずつ設けることが必要十分条件 となる。これに対して、CSピン2bおよびCKEピン 40 2 c に対しては、チップ接続用ヴィア端子10が、それ ぞれ3個ずつしか設けられていないのは、それらが第1 層と第2層、および第3層と第4層の2組にまとめられ る設定となっているためである。さらに、CLKピン2 dにおいては、第1~第4の各層においてすべて1つの 経路にまとめられる設定となっているためである。

【0050】とのように、本実施形態のDRAMモジュール1においては、所望するメモリ構成に応じて、信号の種類ととにチップ接続用ヴィア端子10の数を、必要十分な個数に容易に変えて設定できる。

【0051】前述したように、M1~M4の各DRAM チップ3a~3d、および第1~第4の各PTP基板5 a~5dは全て同じ構造をしている。したがって、M2 ~M4の各DRAMチップ3h~3dと第2~第4の各 PTP基板5b~5dとの関係は、前記M1チップ3a と第1PTP基板5aとの関係を説明すれば足りる。例 えば、M2チップ3hが有しているDQ16~DQ31 までの16本のデータ用端子2a、M3チップ3cが有 しているDQ32~DQ47までの16本のデータ用端 子2a、およびM4チップ3dが有しているDQ48~ DQ63までの16本のデータ用端子2aは、それぞれ M1チップ3aが有しているDQ0~DQ15までの1 6本のデータ用端子2aに対応させて考えればよい。し たがって、以下の説明においては、M1チップ3aと第 1PTP基板5aとの関係について説明し、M2~M4 の各DRAMチップ3b~3dと第2~第4の各PTP 基板5b~5dとの関係は、その説明および図示を省略 する。

【0052】また、本実施形態の半導体装置1の特徴を 理解するためには、M1チップ3aと第1PTP基板5 aとの関係においては、M1チップ3aが有しているD Q0~DQ15までの16本のデータ用端子2aのうち の1本、例えばDQ0データ用端子2aと、各チップ接 続用ヴィア端子10のうち、そのDQ0データ用端子2 aに対して設けられている第1~第4の4個のDQO端 子接続用ヴィア端子10a~10dとの関係を説明すれ ばよい。同様に、M1チップ3aが有している1本CS ピン2 b と、各チップ接続用ヴィア端子10のうち、そ のСSピン2bに対して設けられている第1~第3の3 個のCSピン接続用ヴィア端子10e~10gとの関係 を説明すればよい。また、M1チップ3aが有している 1本のCKEピン2 cと、各チップ接続用ヴィア端子1 0のうち、そのCKEピン2cに対して設けられている 第1~第3の3個のCKEピン接続用ヴィア端子10h ~10jとの関係を説明すればよい。さらに、M1チッ プ3aが有している1本のCLKピン2dと、各チップ 接続用ヴィア端子10のうち、そのCLKピン2dに対 して設けられている1個のCLKピン接続用ヴィア端子 10 k との関係を説明すればよい。以上の各関係を説明 することにより、本実施形態の半導体装置1の特徴のう ち、M1チップ3aと第1PTP基板5aとの関係、ひ いてはM1~M4の各DRAMチップ3a~3dと第1 ~第4の各PTP基板5a~5dとの関係を理解でき る。

【0053】また、チップ接続用配線4についても、DQ0データ用端子2aと、第1〜第4のDQ0端子接続用ヴィア端子10a〜10dとを電気的に接続するDQ0端子接続用配線4a、CSピン2bと第1〜第3のCSピン接続用ヴィア端子10e〜10gとを電気的に接50続するCSピン接続用配線4b、CKEピン2cと第1

~第3のCKEビン接続用ヴィア端子10h~10jと を電気的に接続するCKEビン接続用配線4 c、および CLKピン2dとCLKピン接続用ヴィア端子10kと を電気的に接続するCLKピン接続用配線4 dを説明す れば足りる。

【0054】図11に示すように、本実施形態におい て、M1チップ3aが第1PTP基板5aに搭載された 状態においては、M1チップ3aのDQ0データ用端子 2aは、DQO端子接続用配線4aを介して第2DQO 端子接続用ヴィア端子10hに電気的に接続される。ま た、M1チップ3aのCSピン2bは、CSピン接続用 配線4bを介して第2CSピン接続用ヴィア端子10f に電気的に接続される。また、M1チップ3aのCKE ピン2cは、CKEピン接続用配線4cを介して第1C KEピン接続用ヴィア端子10hに電気的に接続され る。さらに、また、M1チップ3aのCLKピン2d は、CLKピン接続用配線4dを介してCLKピン接続 用ヴィア端子10kに電気的に接続される。図2には、 以上説明したように設定されているそれぞれの電気的接 続状態を、M1チップ3aを第1PTP基板5aに搭載 20 していない状態で図示してある。

【0055】また、図11において、図面を見易くして M1チップ3aの各信号用端子2の電気的な接続状態を 理解し易くするために、例えば第1~第4の4個のDQ 0端子接続用ヴィア端子10a~10dのうち、基板本 体(チップ搭載基材5)を厚さ方向に貫通して設けられ ている第1DQ0端子接続用ヴィア端子10a、第3D Q0端子接続用ヴィア端子10c、および第4DQ0端 子接続用ヴィア端子10dについては、それらの存在を 示すために、DQOデータ用端子2aから外部端子接続 30 用配線9までの電気的な接続に寄与していない箇所で は、それらの端部(ヴィア・ランド)のみを図示してあ る。これは、第1~第3のCSピン接続用ヴィア端子1 0 e ~ 1 0 g、第1~第3のCKEピン接続用ヴィア端 子10h~10j、およびCLKピン接続用ヴィア端子 10kについても同様である。また、図11において、 図面を見易くするために、第1~第4の各PTP基板5 a~5dや、後述する各中間基材7は、それらの図示を 省略している。

【0056】次に、中間基材7について説明する。以下 の説明においては、中間基材7、層間接続用ヴィア端子 11、および層間接続用配線6を、前記第1~第4の各 PTP基板5a~5d、各チップ接続用ヴィア端子1 0、および各チップ接続用配線4と同様の流れで図示し つつ説明する。

【0057】中間基材7は、図1(a)および(b)に 示すように、前記第1~第4の各PTP基板5a~5d の積層方向に沿って、それらと交互に複数枚配置され る。本実施形態においては、第1~第4の各層ごとに1

16

材7は、例えばガラスクロスに樹脂を含浸させたガラス エポキシ基板などから構成され、一種の絶縁基板として 形成されている。また、これら各中間基材7の中央部に は、図1(a)および(h)に示すように、これら各中 間基材7が各PTP基板5a~5dと交互に積層されて 配置された際に、各中間基材7が各PTP基板5a~5 dに搭載されているM1~M4の各DRAMチップ3a ~3 dと干渉し合うのを回避するための空穴、いわゆる チップ・キャビティ21が1箇所ずつ形成されている。 【0058】また、各中間基材でには、それらを厚さ方 向に貫通して設けられて、各チップ搭載基材5に搭載さ れた各半導体チップ3の各信号用端子2に電気的に接続 される複数個の層間接続用ヴィア端子11が形成されて いる。各層間接続用ヴィア端子11は、4枚の各中間基 材7がそれぞれ隣接して配置される、第1~第4の各P TP基板5a~5dに設けられている各チップ接続用ヴ ィア端子10に対して1対1で対応するように、各チッ プ接続用ヴィア端子10と同数個ずつ各中間基材7に形 成されている。ただし、チップ接続用ヴィア端子10の 場合と同様に、ヴィア・ランドのみが形成された層間接 続用ヴィア端子11も形成されており、図4~図7にお いて、それらは白抜き一重丸で、またヴィアを備えたチ ップ接続用ヴィア端子10は白抜き二重丸で、それぞれ 示している。

【0059】また、各層間接続用ヴィア端子11は、図 1(a) および(b) に示すように、各PTP基板5a ~5 d および基板7の積層方向に沿って、各チップ接続 用ヴィア端子10に対して一直線上に並ぶような所定の 位置に形成されている。以上説明した構造からなる中間 基材7は、一般に1VH (Interstitial Via Hall) 基 板7と称されている。以下の説明において、第1~第4 の各PTP基板5a~5dの積層方向に沿って、それら と交互に第1層〜第4層の各層に配置される各1VH基 板7を、それぞれ第1~第4のIVH基板7a~7dと 称することとする。

【0060】以下の説明において、第1~第4の1VH 基板7a~7dに設けられている各層間接続用ヴィア端 子11のうち、前述した第1PTP基板5aに設けられ ている第1~第4の4個のDQ0端子接続用ヴィア端子 10a~10dに対応する層間接続用ヴィア端子11 を、それぞれ第1~第4のDQ0層間接続用ヴィア端子 11a~11dと称することとする。同様に、第1PT P基板5aに設けられている第1~第3の3個のCSピ ン接続用ヴィア端子10e~10gに対応する層間接続 用ヴィア端子11を、それぞれ第1~第3のCSピン層 間接続用ヴィア端子lle~llgと称することとす る。また、第1PTP基板5aに設けられている第1~ 第3の3個のCKEビン接続用ヴィア端子10h~10 **うに対応する層間接続用ヴィア端子11を、それぞれ第** 枚ずつ、合計4枚の中間基材7が配置される。各中間基 50 1~第3のCKEピン層間接続用ヴィア端子11h~1

1 jと称することとする。また、第1PTP基板5 a に 設けられている1個のCLKビン接続用ヴィア端子10 kに対応する層間接続用ヴィア端子11を、CLKビン 層間接続用ヴィア端子11kと称することとする。

【0061】なお、DQ0層間接続用ヴィア端子11a ~11dは、第1~第4のすべてのIVH基板7a~7 dを、それらの厚さ方向に沿って貫通して設けられてい ても構わない。ただし、本実施形態の半導体装置1の説 明においては、各信号用端子2から外部端子接続用配線 9までの電気的な接続に必要な箇所のみ、第1~第4の 10 すべてのIVH基板7a~7dを、それらの厚さ方向に 沿って貫通して設けられており、その接続に不必要な簡 所には設けられていないものとする。すなわち、本実施 形態の半導体装置1の説明をする際に参照する図1、図 4~図7、および図11の各図においては、前述した各 チップ接続用ヴィア端子10と同様に、各信号用端子2 から外部端子接続用配線9までの電気的な接続に寄与し ていない箇所では、それらの端部(ヴィア・ランド)が 図示されている。これは、第1~第3のCSピン層間接 続用ヴィア端子 1 1 e~1 0 g、第1~第3のCKEピ 20 ン層間接続用ヴィア端子11h~11j、およびCLK ピン層間接続用ヴィア端子11kについても同様であ る。一方、これらの層間接続用ヴィア端子11が、第1 ~第4のすべてのIVH基板7a~7dを、それらの厚 さ方向に沿って貫通して設けられると、半導体チップ 3、チップ搭載基材5、および中間基材7の組で一単位 として構成されるシステム・ブロックを複数積層する際 に、その積層順に対しての制約を低減することが可能と なる。また、前述したチップ接続用ヴィア端子10と同 様に、層間接続用ヴィア端子11も、所望するメモリ構 成に応じて、信号の種類ごとにその数を設定して構わな

【0062】第1IVH基板7aにおいては、図4に示すように、第2DQ0層間接続用ヴィア端子11bと第3DQ0層間接続用ヴィア端子11bと第3DQ0層間接続用ヴィア端子11cとが、層間接続用配線6のうちのDQ0層間接続用配線6aによって電気的に接続されている。また、第2CSビン層間接続用ヴィア端子11fと第3CSビン層間接続用ヴィア端子11gとが、CSピン層間接続用配線6bによって電気的に接続されている。また、第1CKEビン層間接続用ヴィア端子11hと第2CKEビン層間接続用ヴィア端子11iとが、CKEピン層間接続用ロ線6cによって電気的に接続されている。CLKビン接続用ヴィア端子10kは1個しか設けられていないので、これに層間接続用配線6は接続されない。これは第1~第4の1VH基板7a~7dにおいて同じである。

【0063】第21VH基板7bにおいては、図5に示すように、第2DQ0層間接続用ヴィア端子1lbと第4DQ0層間接続用ヴィア端子1ldとが、DQ0層間接続用配線6aによって電気的に接続されている。ま

た、第2CSビン層間接続用ヴィア端子11fと第3CSビン層間接続用ヴィア端子11gとが、CSビン層間接続用配線6bによって電気的に接続されている。また、第1CKEビン層間接続用ヴィア端子11iとが、CKEビン層間接続用配線6cによって電気的に接続されている。。

【0064】第31VH基板7aにおいては、図6に示すように、第2DQ0層間接続用ヴィア端子11bと第1DQ0層間接続用ヴィア端子11aとが、DQ0層間接続用配線6aによって電気的に接続されている。また、第2CSビン層間接続用ヴィア端子11fと第1CSビン層間接続用ヴィア端子11eとが、CSピン層間接続用配線6bによって電気的に接続されている。また、第1CKEピン層間接続用ヴィア端子11hと第3CKEピン層間接続用ヴィア端子11jとが、CKEピン層間接続用配線6cによって電気的に接続されている。

【0065】第4IVH基板7aにおいては、図7に示すように、第2DQ0層間接続用ヴィア端子1lbは、他のDQ0層間接続用ヴィア端子1la、1lc、1ldのいずれにも電気的に接続されていない。また、第2CSピン層間接続用ヴィア端子1lfと第1CSピン層間接続用ヴィア端子1leとが、CSピン層間接続用配線6bによって電気的に接続されている。また、第1CKEピン層間接続用ヴィア端子1lhと第3CKEピン層間接続用ヴィア端子1ljとが、CKEピン層間接続用ヴィア端子1ljとが、CKEピン層間接続用ヴィア端子1ljとが、CKEピン層間接続用でなる。

【0066】以上説明したように構成されている第1~ 第4の各IVH基板7a~7dを、図l(a)および (b) に示すように、第1~第4の各PTP基板5a~ 5 d に対して、それらの積層方向に沿って交互に配置す る。これにより、図11に示すように、4層構造からな るDRAMモジュール1の主要部分が組み立てられる。 この状態において、各DRAMチップ3a~3dの各信 号用端子2は、図1(a)および(b)中破線、あるい は一点鎖線で示すように、各層の各端子どとに独立に、 所定の配線状態で外部端子8まで電気的に接続される。 【0067】以下、図12(a)~(d)を参照しつ つ、第1~第4の各層のDRAMチップ3a~3dが有 しているDQ0データ用端子2aと、各層の第1~第4 のPTP基板5a~5dおよび第1~第4の1VH基板 7a~7dとを電気的に接続する配線パターンを簡潔に 説明する。

【0068】図12(a)~(d)は、それぞれ本実施 形態のDRAMモジュール1の第1層~第4層の構成を 簡潔に示すものである。これら図12(a)~(d)に おいて、内側の二点鎖線はそれぞれ第1層~第4層の各 PTP基板5a~5dを示し、外側の二点鎖線はそれぞ 50 れ第1層~第4層の各IVH基板7a~7dを示すもの 10

20

とする。また、図12(a)~(d)において、各PT P基板5a~5dと各1VH基板7a~7dとは、第1~第4のDQ0端子接続用ヴィア端子10a~10dと第1~第4のDQ0層間接続用ヴィア端子11a~11dとの間の配線状態が容易に理解できるように、互いにずらして図示してある。さらに、図12(a)~(d)において、各DQ0端子接続用ヴィア端子10a~10dと各第1~第4のDQ0層間接続用ヴィア端子11a~11dとの間の積層方向に沿った電気的な接続は、それぞれ破線で示してある。

【0069】本実施形態のDRAMモジュール1においては、図12(a)~(d)に示すように、第1~第4の各層において、各層のDRAMチップ3a~3dが有しているDQ0データ用端子2aは、各層のPTP基板5a~5d上にすべて同一の配線パターンに形成されているDQ0端子接続用配線4aを介して、すべて第2DQ0端子接続用ヴィア端子10hに電気的に接続されている。また、各層の第2DQ0端子接続用ヴィア端子10bは、積層方向に沿って連続するように設けられている第2DQ0層間接続用ヴィア端子11bに電気的に接続されている。これらに対して、各層の第2DQ0層間接続用ヴィア端子11bに電気的に接続されている。億額的に接続されている。

【0070】具体的には、第1層の第2DQ0層間接続用ヴィア端子11bは、DQ0層間接続用配線6aを介して、第3DQ0層間接続用ヴィア端子11cに電気的に接続されている。また、第2層の第2DQ0層間接続用ヴィア端子11bは、DQ0層間接続用配線6aを介して、第4DQ0層間接続用ヴィア端子11dに電気的に接続されている。また、第3層の第2DQ0層間接続用ヴィア端子11bは、DQ0層間接続用配線6aを介して、第1DQ0層間接続用ヴィア端子11aに電気的に接続されている。そして、第4層の第2DQ0層間接続用ヴィア端子11bだけは、DQ0層間接続用ヴィア端子11bだけは、DQ0層間接続用配線6aを介すことなく、そのまま図示しない外部端子8に向けて延出されている。

【0071】すなわち、第1層〜第4層の各1VH基板7a〜7dにおいては、DQ0層間接続用配線6aの配線パターンが、各層どとに異なった形状に形成されていることにより、第1層〜第4層の各PTP基板5a〜5d上に形成されているDQ0端子接続用配線4aの配線パターンがすべて同一パターンに形成されていても、第1〜第4の各層のDRAMチップ3a〜3dが有しているDQ0データ用端子2aをすべて互いに独立に別々の外部端子8に電気的に接続できる。

【0072】また、例えば、各信号用端子2のうち、各層のCSピン2bは、図1(b)においてそれらの図示は省略するが、各層の第1~第4の各1VH基板7a~7dに3個並べて配置されたように図示されている層間

接続用ヴィア端子11のうち、中央の層間接続用ヴィア 端子11に電気的に接続されている。これにより、各層 のCSピン2bは、図1(b)中破線、あるいは一点鎖 線で示すように、第1層と第2層、および第3層と第4 層との2組ずつに分けられてまとめられて、外部端子8 に電気的に接続される構成となっている。これにより、 本実施形態のDRAMモジュール1においては、前述し たように、各DRAMチップ3a~3dの各CSピン2 bが、M1チップ3aおよびM2チップ3bと、M3チ ップ3 c およびM4 チップ3 d との2 組ずつに分けられ てまとめられて、それぞれCS1端子13a、およびC S2端子13bを介して外部端子8に電気的に接続され る設定条件を満たした構成に形成されていることが分か る。本実施形態のDRAMモジュール1によれば、図1 1に示すように、その他の各信号用端子2についても、 前述したメモリ構成条件を満たすことができることが分

【0073】また、本実施形態のDRAMモジュール1には、図1(a)および(b)に示すように、その積層方向の一方の側である上側(表面側)に、図3に示すような構造からなる第0層基板としての表面基板22が1枚設けられている。この表面基板22は、図1(a)に示すように、絶縁材料から3層構造に形成されており、DRAMモジュール1の短絡などを防止しているとともに、DRAMモジュール1の内部構造、特に4個のDRAMチップ3a~3dを外部から与えられる衝撃から保護する役割を兼ねている。

【0074】また、本実施形態のDRAMモジュール1 には、その積層方向の他方の側である下側(裏面側) に、第5層基板としての電源グランド基板23、および 第6層基板としてのボール・レイヤー基板24がそれぞ れ1枚ずつ設けられている。電源グランド基板23に は、図8に示すように、前述した各チップ接続用配線4 および各層間接続用配線6よりも表面積が極めて広く形 成されている複数本の電源グランド用配線25が、それ ぞれ所定の配線パターン形成されている。また、電源グ ランド基板23には、図1(a)および(b)に示すよ うに、それらを厚さ方向に貫通して設けられるととも に、前述した各DRAMチップ3a~3dの各信号用端 子2を後述する外部端子接続用配線9に電気的に接続す る電源グランド基板ヴィア端子26が複数個、本実施形 態においては前述した各チップ接続用ヴィア端子10や 各層間接続用ヴィア端子11と略同数個設けられてい る。各電源グランド用配線25は、各チップ接続用配線 4 および各層間接続用配線6よりも表面積が極めて広く 形成されていることにより、DRAMモジュール1の内 部に生じる電気的ノイズを効果的に抑制または除去でき

は省略するが、各層の第1~第4の各1VH基板7a~ 【0075】なお、M1~M4の各DRAMチップ3a 7dに3個並べて配置されたように図示されている層間 50 ~3dの各信号用端子2のうち、電源グランド基板ヴィ (12)

ア端子26を介して電源グランド用配線25に電気的に接続されているもの以外の信号用端子2は、単に電源グランド基板ヴィア端子26のみに接続されることによって、積層方向に沿った通電経路が確保されている。

【0076】ボール・レイヤー基板24には、図9に示 すように、各DRAMチップ3a~3dの各信号用端子 2を、所定の配線状態で外部端子8に電気的に接続する 複数本の外部端子接続用配線9が、それぞれ所定の配線 パターンで形成されている。また、ボール・レイヤー基 板24には、図1(a)および(b)に示すように、そ れらを厚さ方向に貫通して設けられるとともに、各外部 端子接続用配線9に電気的に接続されて形成されている ことにより、前述した各DRAMチップ3a~3dの各 信号用端子2を後述する外部端子8に電気的に接続する 外部端子接続用ヴィア端子27が複数個、本実施形態に おいては前述した各チップ接続用ヴィア端子10や各層 間接続用ヴィア端子11と略同数個設けられている。と れらの各外部端子接続用配線9は、図1(a)に示すよ うに、ボール・レイヤー基板24の裏面側に複数個(図 1 (a) においては1個のみ図示する。) 設けられてい る外部端子8に電気的に接続されている。各DRAMチ ップ3a~3dの各信号用端子2は、例えば図11に示 すように、DRAMモジュール1の内部において所定の 配線状態に設定されて、各外部端子8に電気的に接続さ

【0077】なお、図1、図11、および図12におい て、図示されている半導体チップ3の形状が異なってい るが、これは各図が示す本実施形態の特徴をより理解し 易くするために意図的に異なる形状に描いたためであっ て、本発明の要旨に何ら不都合な影響を及ぼすものでは 30 ない。本発明を実施するに際し、半導体チップ3として は様々な種類、形状、および構造のものを使用すること ができる。また同様に、従来技術の説明も含めて、本明 細書の内容を説明する際に用いた図1、および図12~ 図14の各図において、各チップ搭載基材5に搭載する 各半導体チップ3の向きや姿勢、ならびにこれら各チッ プ搭載基材5 および各半導体チップ3 に対する各中間基 材7の向きや姿勢も、前記各図に示されている通りの状 態には限られない。本発明の要旨に不都合な影響を及ぼ すものでない限り、本発明を実施するに際し、様々な向 40 きや姿勢を取り得ることができる。

【0078】次に、このDRAMモジュール1の製造工程の一例の概略を具体的に説明する。まず第1~第4の各PTP基板5a~5dの上に、それぞれに対応するM1~M2の各DRAMチップ3a~3dを、フリップ・チップ法などを用いて搭載する。次に、チップ搭載済みの各PTP基板5a~5dと、それらに対応する第1~第4の各IVH基板7a~7dとを、それら積層済みの各PTP基板5a~5dおよび各IVH基板7a~7d

を、その積層方向両側から表面基板22と、電源グランド基板23 およびボール・レイヤー基板24とを用いて挟み、各PTP基板5a~5d、各IVH基板7a~7d、表面基板22、電源グランド基板23、ボール・レイヤー基板24のそれぞれに付されている位置合わせせる。この際、表面基板22、各PTP基板5a~5d、各IVH基板7a~7d、電源グランド基板23、よびボール・レイヤー基板24の各基板の間に、適宜合わせ済みの各PTP基板5a~5d、各IVH基板7a~7d、表面基板22、電源グランド基板23、ボール・レイヤー基板24を、それらの積層方向に沿って圧着することにより、DRAMモジュール1を製造する。

【0079】以上説明した本発明の一実施形態に係る半 導体装置1によれば、各DRAMチップ3a~3dの各 信号用端子2の積層方向に沿った通電経路を、各1VH 基板7a~7dに形成されている層間接続用配線6によ って、各信号用端子2 どとに、また、各層の各DRAM 20 チップ3a~3dごとに所定の経路に設定できるので、 チップ搭載基材5の配線パターンをすべて同一パターン にできる。したがって、搭載する半導体チップ3の個数 や、メモリ構成に応じて、各PTP基板5a~5dに形 成されているチップ接続用配線4の配線パターンを同一 パターンに保持したまま、それらに対して交互に配置さ れる各IVH基板7a~7dの層間接続用配線6の配線 パターンを変更することで対応可能である。これによ り、半導体装置1の各信号用端子2同士の電気的な接続 状態、あるいは各信号用端子2と外部端子8との間の電 気的な接続状態(通電経路)を適宜、選択的に適正な状 態に切り換えるように設定できる。したがって、本発明 の半導体装置 1 によれば、チップ搭載基材 5 の配線バタ ーンを各層ごとに異なったパターンに形成することな く、中間基材7の配線パターンを変更したり、他の配線 パターンの中間基材7に交換したり、あるいは異なる配 線バターンの中間基材7を組み合わせて使用したりする だけで、様々な構成や機能を有する半導体装置1として 形成可能である。

【0080】とのような特徴を有する本発明の半導体装 置1によれば、安価で容易に製造できる多層構造からな る半導体装置を提供できる。以下、その理由の一つの具 体例を簡潔に述べる。

[0081] 前述した従来の技術に係るマルチ・チップ・パッケージ101全体の製造工程において、設計および形成しなければならない配線パターンは、第1~第4の各中間基板103a~103dに共通したものを1種類と、第1~第4の各チップ搭載基板104a~104dごとにそれぞれ1種類ずつ、の合計5種類である。また、前述したように、従来の技術に係るマルチ・チップ・パッケージ101を図示した図13において、第1~

第4層の各システム・プロック102a~102dの第1~第4の各中間基板103a~103dの上に、メモリ・チップ105がそれぞれ1個ずつ搭載された第1~第4の各チップ搭載基板104a~104dを、それぞれ例えば200枚ずつ設けるとする。この場合、1個のマルチ・チップ・パッケージ101を製造するに際して、互いに異なる配線パターンが形成されたチップ搭載基板104a~104dをそれぞれ200枚ずつ、各層間で互いに混じり合わないように管理しつつ、同一の配線パターンが形成された4枚の中間基板103a~103dの上に、各層ごとに分類して搭載しなければならない。

【0082】とれに対して、同じ4層構造からなる、本発明に係るDRAMモジュール』およびその製造方法においては、第1~第4の各PTP基板5a~5dのすべてに共通の配線パターンを1種類と、第1~第4の各IVH基板7a~7dごとに異なる配線パターンを4種類、の合計5種類の配線パターンを形成する。つまり、配線パターンの種類の数だけでは、従来技術のマルチ・チップ・パッケージ』01と同じである。

【0083】 ここで、このDRAMモジュール1 におい て、第1~第4の各IVH基板7a~7dに対応する (積層される)、半導体チップ3を搭載済みの第1~第 4の各PTP基板5a~5dの枚数を、従来技術のマル チ・チップ・パッケージ101と同様に200枚ずつと する。すると、従来技術のマルチ・チップ・パッケージ 101を製造する際においては、互いに異なる配線パタ ーンが形成されたチップ搭載基板104a~104dを それぞれ200枚ずつ、各層間で互いに混じり合わない ように管理しつつ、同一の配線パターンが形成された4 枚の中間基板103a~103dの上に、各層ごとに分 類して搭載しなければならなかったはずである、合計8 00枚の本実施形態の半導体チップ3を搭載済みの各P TP基板5a~5dを、本発明においては、第1~第4 の各層ごとに管理する必要がない。この結果、各1VH 基板7a~7dに対する各PTP基板5a~5dの搭載 の誤りによる不良品の発生率を極めて効果的に低減し て、DRAMモジュール1の製造過程における歩留まり を極めて効果的に向上できるとともに、製造工程におけ る作業も簡素化できる。したがって、DRAMモジュー ル1の生産効率を飛躍的に向上できるとともに、その製 造を容易に行うことができる。

【0084】また、従来技術のマルチ・チップ・バッケージ101において、200枚ずつ4種類作る必要があった合計800枚のチップ搭載基板104a~104dを、本発明においては、合計800枚の第1~第4の各PTP基板5a~5dのすべてについて、同一パターンの配線を形成すればよい。この結果、DRAMモジュール1の1個当たりの製造コストを極めて効果的に低減できる。

【0085】以上説明した本発明の半導体装置1の効果は、その積層数や搭載される半導体チップ3の数が多くなれば多くなる程、より効果的である。

【0086】なお、本発明に係る半導体装置は、前述した一つの実施の形態には制約されない。本発明の主旨を逸脱しない範囲において、本発明に係る半導体装置の構成の一部を、種々様々な状態に組み合わせて設定できる。

【0087】例えば、搭載される半導体チップ3の性能、種類、機能、形状、および構成や、チップ搭載基材5 および中間基材7の積層数や、中間基材7に対するチップ搭載基材5の搭載枚数や、チップ搭載基材5に対する半導体チップ3の搭載枚数および搭載方法や、半導体チップ3、チップ搭載基材5、および中間基材7のそれぞれの間における配線パターン、ひいては半導体装置1全体(回路全体)の配線パターンや、あるいは半導体装置1全体の内部構成などは、所望する半導体装置1の性能や機能などに応じて、適宜、適正に設計して製造できる。

20 【0088】また、例えば、1個の半導体装置1の内部にロジック・チップとメモリ・チップとを混在させて搭載したり、1枚のチップ搭載基材5に対して2枚の中間基材7を重ね合わせて積層したり、本来必要な枚数の中間基材7以外に、半導体装置1全体の機能に干渉しない配線が形成された、いわゆるダミーの中間基材7を配置して、このダミー用中間基材7をヒューズとして機能させたり、あるいはこのダミー用中間基材7から、ロジック・チップが搭載された他のロジック・ボードに配線を接続したりするなど、種々様々な状態に組み合わせて設定できる。

[0089]

【発明の効果】本発明に係る半導体装置によれば、各チップ搭載基板に形成されているチップ接続用配線の配線 パターンの種類を低減させたり、あるいは同一化させた りできる。したがって、本発明に係る半導体装置は安価 であるとともに、その製造が容易である。

【0090】また、本発明に係る半導体装置を実施するにあたり、半導体装置をより無駄のない内部構造(内部構成)に設計して製造することができる。したがって、本発明に係る半導体装置は、より安価、かつ、より容易に製造できる。

【図面の簡単な説明】

【図1】(a)は、本発明の一実施形態に係る半導体装置の半導体チップおよびデータ・ピンの付近を示す断面図。(b)は、本発明の一実施形態に係る半導体装置のチップ・セレクタ・ピンの付近を示す断面図。

【図2】図1の半導体装置が備えるチップ搭載基板をチップ接続用配線が形成されている側から臨んで示す平面図。

50 【図3】図1の半導体装置が備える表面基板を下方から

10

26

臨んで示す平面図。

【図4】図1の半導体装置が備える第1中間基板を層間 接続用配線が形成されている側から臨んで示す平面図。

【図5】図1の半導体装置が備える第2中間基板を層間接続用配線が形成されている側から臨んで示す平面図。

【図6】図1の半導体装置が備える第3中間基板を層間接続用配線が形成されている側から臨んで示す平面図。

【図7】図1の半導体装置が備える第4中間基板を層間接続用配線が形成されている側から臨んで示す平面図。

【図8】図1の半導体装置が備える電源グランド基板を電源グランド用配線が形成されている側から臨んで示す平面図。

【図9】図1の半導体装置が備えるボール・レイヤー基板を外部端子接続用配線が形成されている側から臨んで示す平面図。

【図10】図1の半導体装置が備えるメモリ・チップの 全体の構成を模式的に示すプロック図。

【図11】図1の半導体装置が備える各メモリ・チップ が有している各信号用端子の配線状態を簡略して示す斜 視図。

【図12】(a)は、図1の半導体装置が備えるメモリ・チップ、チップ搭載基板、および第1中間基板の接続状態を簡略化して示す平面図。(b)は、図1の半導体装置が備えるメモリ・チップ、チップ搭載基板、および第2中間基板の接続状態を簡略化して示す平面図。

(c)は、図1の半導体装置が備えるメモリ・チップ、 チップ搭載基板、および第3中間基板の接続状態を簡略 化して示す平面図。(d)は、図1の半導体装置が備え* * るメモリ・チップ、チップ搭載基板、および第4中間基 板の接続状態を簡略化して示す平面図。

【図13】従来の技術に係る多層構造の半導体装置である、積層半導体バッケージを組み立て前の状態で各層ごとに分解して示す平面図。

【図14】(a)は、図13の半導体装置が備えるメモリ・チップ、チップ搭載基板、および第1中間基板の接続状態を簡略化して示す平面図。(b)は、図13の半導体装置が備えるメモリ・チップ、チップ搭載基板、および第2中間基板の接続状態を簡略化して示す平面図。

(c)は、図13の半導体装置が備えるメモリ・チップ、チップ搭載基板、および第3中間基板の接続状態を簡略化して示す平面図。(d)は、図13の半導体装置が備えるメモリ・チップ、チップ搭載基板、および第4中間基板の接続状態を簡略化して示す平面図。

【符号の説明】

1 · · · D R A M モジュール (半導体装置)

2,2a~2g…信号用端子

3.3a~3d…DRAMチップ (メモリ・チップ、半 20 導体チップ)

4.4 a~4 d …チップ接続用配線

5, 5 a ~ 5 d … P T P 基板 (チップ搭載基板)

6,6a~6c…層間接続用配線

7. 7a~7d…1VH基板(中間基板)


8 …外部端子


9 …外部端子接続用配線


10,10a~10k…チップ接続用ヴィア端子

11, 10a~11k…層間接続用ヴィア端子

【図1】











【図13】 回回回 101 10 0 0 1 × 104(104d) -103(103d) 4 ¹102(102d) · 104(104c) ③ 103(103c) 102(102c) @--i---i--104(104b) 9 0 0 104(10x ② ~103(103b) ¹102(102b) 🛂 104(104a) -103(103a) ① ¹02(102a)




















【図14】



フロントページの続き

(72)発明者 田窪 知章

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 山崎 尚

神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 井本 孝志

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセンター内